공개특허특1998-079735

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.	(11) 공개번호 특1998-079735 (43) 공개일자 1998년11월25일
H01L 27/04 (21) 출원변호	특1998-004832
(21) 물원진호 (22) 출원일자	= 1338-004032 1998년 02월 17일
(30) 무선권주장 (71) 출원인	97-049085 1997년03월04일 일본(JP) 가부시키가이샤 히타치세이사쿠쇼 가나이 쓰토무
(72) 발명자	일본 도오교오토 치요다쿠 간다스루가다이 4쪼오메 6반치 우마코시 마사시
	일본 도오쿄오토 코다이라시 가쿠엔히가시마찌 3-2-40
	스와나이 나오카프
	일본 도오쿄오토 후츄우시 사카에포으 3-22-23-704
	오기시마 아프시
(74) 대리인	일본 도오쿄오토 타테카와시 미치반쪼오 3-18-13 임석재, 윤우성

(54) 반도됐집적회로장치 및 그 제조방법

22.24

산화실리콘막, SO6막 및 산화실리콘막의 3층막으로 구성된 총간절연막상에 형성한 본당패도의 하층에 다음 마배선을 형성하고, 본당패도의 하부배선의 상부에서 동일한 재료인 산화실리콘막(46, 48)끼리가 직접 접촉하는 면적을 크게 해서 막의 접착성을 향상시킨다.

四里至

⊊4

244

도면의 관단관 설명

심사경구 : 없음

- 도 1은 본 발명의 실시형태인 DRAM을 형성한 반도체 침의 전체 평면도..
- 도 2는 본 발명의 실시형태인 DRAM을 형성한 반도체 칩의 확대 평면도,
- 도 3은 본 발명의 실시형태인 DRAM을 형성한 반도체 칩의 주요부 단면도,
- 도 4는 본 발명의 실시형태인 DRAM을 형성한 반도체 칩의 주요부 단면도,
- 도 5는 본당패드와 그 하부배선(더미배선)의 패턴을 나타내는 평면도,
- 도 6은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 7은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 8은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 9는 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 10은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 11은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
- 도 12는 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
 - 도 13은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
 - 도 14는 본 발명의 실시형태민 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
 - 도 15는 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
 - 도 16은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
 - 도 17은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도.

```
도 18은 본 발명의 실시형태인 매샤의 제조방법을 나타내는 반도체 기관의 주요부 단면도,
  도 19는 본 발명의 실시형태인 마셔의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 20은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 21은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기관의 주요부 단면도,
  도 22는 본 발명의 실시형태면 마셔비 제조방법을 나타내는 반도체 기판의 주요부 단면도.
  도 23은 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기관의 주요부 단면도,
  도 24는 본 발명의 실시형태인 마셔띠 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 25는 본 발명의 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 26은 본 발명의 실시형태인 마셔의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 27은 본당패도의 하부에 배치하는 배션(더미배선)의 폭 및 스페이스의 설명도,
  도 28은 본 발명의 실시형태인 마셔의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 29는 본 발명의 실시형태인 마셔의 제조방법을 나타내는 반도체 기판의 주요부 단면도,
  도 30은 본 발명의 실시형태인 TCP의 제조방법을 나타내는 사시도.
  도 31은 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 단면도,
  도 32는 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 단면도,
  도 33은 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 단면도,
  도 34는 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 평면도,
                                                    [多] $P$ 可谓$P$ $P$ $P$
  도 35의 (a) 및 (b)는 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 평면도,
                                                    도 36은 본 발명의 실시형태인 TCP의 제조방법을 나타내는 사시도,
                                                     工工选用 環本 新华
  도 37은 본 발명의 실시형태인 TCP의 제조방법을 나타내는 주요부 단면도,
                                                        计自动通行设置
  도 38은 본 발명의 실시형태인 적층 메모리 모듈을 나타내는 주요부 단면도,
                                                    - 및 작곡 로 발생을 높ん한
  도 39의 (a) 및 (b)는 본 발명의 다른 실시형태인 TCP의 제조방법을 나타내는 주요부 평면도, 또 대표한 및 모든 및 모든
 · 도 40은 본 발명의 다른 실시형태인 본당패도와 그 하부배선(대미배선)의 패턴을 나타내는 평면도(A) 등 등 등 등 등
  도 41은 본 발명의 다른 실시형태인 DRAM의 제조방법을 나타내는 반도체 기판의 주요부 단면도를 하는 것이 되었다.
  도 42의 (a), (b) 및 (c)는 본 발명자가 검토한 본당패드의 박리모드를 나타내는 설명도,
                                                     도 43의 (a), (b) 및 (c)는 후공정 범프방식에 의한 TCP의 제조플로우의 주요부 설명도...
  도 44는 본 발명의 다른 실시형태인 본당패도와 그 하부배선(더미배선)의 패턴을 나타내는 평면도를
  도 45는 본 발명의 다른 실시형태인 DRAM을 형성한 반도체 칩의 주요부 단면도,
 도 46은 본 발명의 다른 실시형태인 DRAM을 형성한 반도체 칩의 주요부 단면도이다.
  · 도면의 주요부분에 대한 부호의 설명
 1: 반도체 기판,
                      1A,18 : 반도체 칩,
                       4 : 필드 산화막,
2 : p형 웰,
                    7 : 게이트 산화막,
 5 : p형 채널 스톨퍼층,
                     9 : n형 반도체 영역,
  8A,8B: 게이트 전국,
  10 : 질화실리큰막,
  11: 사이드월 스페이서,
  13 : ㎡형 반도체 영역,
                   16 Ti : 실리사이드층,
                  18 : BPSG막,
17 : 산화실리콘막,
                     20 : 플러그,
  19 : 산화실리콘막,
  21~24 : 접속구멍,
                     26 : 접속구멍,
                     28 : 다결정 실리콘막,
  27 : 질화실리콘막,
                    30 : 배선.
  29 : 사이드월 스페이서,
                    31 : SD6막.
  30A : 퍼션(더미배션),
  32 : 산화실리콘막,
                    34 : 용량절면막,
  33 : 축적전극(하부전극),
```

.

137.4

기 없는 결심을 받고

Alternative Market St.

有情學會 4000年12

35 : 플레이트 전국(상부전국), 36 : 플러그.

37 : 접속구멍.

38 : 산화실리콘막,

39 : SOG막.

40 : 산화실리큰막,

41A,41B : 배선,

41C~416: 배선(더미배선),

42 : 접속구멍,

43 : 플러그,

44 : 플러그,

45 : 배선,

46 : 산화실리콘막,

47 : SOG막,

48 : 산화실리콘막,

49 : 패시베이션막.

50 : 절면테이프.

51 : 디바이스 홀,

52 : 리드,

52b : 아웃터리드부.

52a : 인너리드부, 53 : 범프전국,

53A : Au 볼,

54: 5%

55 : 본당수지,

56: 캐펄레리,

60 : 모듈기판,

61 : 전국,

100 : SOG막,

101,101a : 산화실리콘막.

102 : 범프전국,

102A : Au 볼,

103 : 둘.

104 : 리드,

110 : 파이널 패시베미션막,

120 : 배선,

8L: 비트선,

BP : 본딩패드,

C : 정보축적용 용량소자,

MARY: 메모리 어렌이,

MM : 메모리 매트.

PC: 주변회로,

On : n 채널형 MISFET,

Ot : 메모리 셀 선택용 MISFET,

SA: 센스앰프,

\$ 일은 문학이비,

발명의 상세관 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 공리기술

본 발명은, 반도체 집적회로장치 및 그 제조방법에 관한 것으로서, 특히 스핀 온 글라스(Spin On Glass;SDG)막을 포함한 절연막을 사용해서 상하의 배선간(間)을 평탄화한 반도체 칩을 테이프 캐리어 패 키지(Tape Carrier Package;TCP)로 밀봉하는 반도체 집적회로장치에 적용해서 유효한 기술에 관한 것이

최근의 대용량 DRAM(Dynamic Random Access Memory)은 메모리 셀의 미세화에 따라 정보축적용 용량소자(커패시터)의 축적전하량의 감소를 보충하기 위해, 정보축적용 용량소자를 메모리 셀 선택용 MISFET(Metal Insulator Semiconductor Field Effect Transistor)의 상부에 배치하는 스택드 커패시터(stacked capacitor) 구조를 채용하고 있으므로, 메모리 어레미(memory array)와 주변화로와의 사이에 거의 정보축적용 용량소자의 높이에 상당하는 만큼의 단차(표고차)가 생긴다. 그런데, 이와 같은 단차 위에 배선을 형성하면, 단차부에 에칭 잔량(etch reside)에 생긴다든지, 포토리소그래피(photo-lithography)시에 노광광의 초점(focus) 머긋남이 생긴다든지 하기 때문에, 배선을 정밀도 좋게 가공할 수 없게 되어 단락 불량 등이 발생한다.

그래서, 이와 같은 문제점을 해결하기 위해 하층배선과 상층의 배선을 절연하는 충간절연막의 평탄화 기술이 불가결하게 되어 있다.

총간절연막을 평탄화하기 위해서는, 통상 한총의 절연막만으로는 곤란하므로 증래부터 배선상에 CVD(Chemical Vapor Deposition)법으로 산화실리콘막을 퇴적한 후, 배선간 스페이스(space)에 생긴 산화실리콘막을 모옥(凹)부에 스핀 온 글라스(SDG)막을 매립하는 것이 행해지고 있다. 메컨대 일본공개특허평3-72693호 공보에는 배선상에 플라즈마 CVD법으로 산화실리콘막을 퇴적한 후, 그 위에 SDG막을 스핀도포하고, 미것을 열처리(bake)하며 지밀화한 후, 메치백(etch back)에 의해 그 표면을 평탄화하며, 또그 상부에 플라즈마 CVD법으로 제2 산화실리콘막을 퇴적하는 평탄화 기술이 기재되어 있다.

본 발명자는 상기와 같은 SOG막을 포함한 절연막을 사용해서 상하의 배선층간을 평탄화한 반도체 칩을 LSI 패키지로 밀봉할 때, 반도체 칩의 주면(소자형성면)에 형성한 본당패드상에 리드를 본당할 때 가해 지는 충격에 의해 본당패드가 그 하부의 절연막의 일부와 함께 SOG막과의 경계면에서 박리(剝離)한다는

문제를 발견하였다.

이것은 도 42의 (a)에 나타낸 바와 같이, 본당패도(8P)의 하부와 같은 대면적이고 평란한 영역에는 에치 백을 행해도 SOG막(100)이 남겨지기 살고, 그 경우에는 SOG막(100)과 산화실리콘막(101a, 101b)과의 경계면이 박리하기 살다. 그 때문에, 본당패도(8P)의 접착성 저하를 초래하고, 최악의 경우에는 도 42의 (b)에 나타낸 바와 같이, 본당패도(8P)가 그 하부의 산화실리콘막(101a)과 함께 SOG막(100)의 경계면에서 박리한다. 다른 한편, 도 42의 (c)에 나타낸 바와 같이, 다수의 배선(120)이 형성되어 있는 영역(에 모리 어레이, 직접 주변회로영역)에서는 SOG막(100)은 배선간 스페이스에 생긴 산화실리콘막(101a)의 오족(凹)부에 매립되어 배선(120)상에는 남겨지지 않는다. 이와 같이, 배선이 치말한 영역에서 도 42의 (c)에 나타낸 바와 같이, SOG막(100)을 배선간 스페이스에 생긴 산화실리콘막(101a)의 오록(凹)부에 매립하도록 형성하면, 문당패도(8P)의 하부와 같은 대면적이고 평란화 영역에는 도 42의 (a)에 나타낸 바와 같이 SOG막(100)이 남기 십다. 110은 파이널 패시베이션막이다.

ORAM 등의 메모리 LSI를 형성한 반도체 칩을 말통하는 패키지에는 TCP(Tape Carrier Package), TSOP(Thin Small Outline Package), TSOP(Thin Small Outline J-lead Package) 등이 있지만, 특히 「후 공정 범프방식」이라고 불러지는 조립방식으로 제조한 TCP는 본딩패드에 가해지는 충격이 크기 때문에 박리가 생기가 쉽다.

통상, TCP의 조립공정에서는 편면(片面)에 리도를 형성한 절면테이프의 디바이스 홀내에 반도체 첩을 배 치하고, 미리 전공정(前工程)(웨이퍼 프로세스)에서 반도체 첩의 패드상에 형성해 둔 범프전국상에 리드 의 일단부(인너리드부)를 본당해서 리드와 본당패도를 전기적으로 접속한다. 따라서, 이 경우는 본당패 도에 가해지는 충격이 1회로 끝나기 때문에, 본당패드의 박리도 비교적 생기기 어렵다.

이것에 비해서 「후공정 벌프방식」에서는, 우선 도 43의 (a)에 나타낸 바와 같이, 와이어 본당장치를 사용해서 본당패드(BP)상에 Au 볼(102A)을 본당한다(범프부착공정). 다음에, 도 43의 (b)에 나타낸 바와 같이, 이 Au 볼(102A)의 표면을 툴(tool)(103)로 평탄화하여 높이가 고른 범프전국(102)을 형성한다(플 래트닝 공정). 그 후, 도 43의 (c)에 나타낸 바와 같이, 이 범프전국(102)상에 리드(104)의 일단부(인터 리드부)를 본당하여 리드(104)와 본당패드(BP)를 전기적으로 접속한다(리드부착공정).

상기한 「후공정 범프방식」은 프린트 배선 기판상에 TCP를 적충해서 메모리 모듈을 제작하는 경우 등메를 보는 본당패도상의 범포전국의 유무에 따라 참 셀렉트 신호를 검출할 수 있으므로, TCP를 사용한 메모리 모듈 및 설계가 용이하게 된다는 이점이 있다. 그러나, 이 방식은 본당패도상에 세 불을 본당할 때와, 이 세 등에 보다는 이점이 있다. 그러나, 이 방식은 본당패도상에 세 불을 본당할 때와, 이 세 등에 보다는 이렇게 되었다. 그러나, 이 방식은 본당패도상에 세 불을 본당할 때와, 이 세 등에 보다는 이렇게 되었다. 그러나, 이 방식은 본당패도상에 세 불을 본당한 때와, 이 세 등에 보다는 이렇게 되었다.

- (1) 본 발명의 반도체 집적회로장치는, 반도체 협의 주면상에 적어도 제1 산화실리론막과, 스핀 온 글라스(SOG)막과, 제2 산화실리론막과의 적충막을 포함하는 충간절면막이 형성되고, 상기 충간절면막의 상부에 본당패도가 형성되며, 상기 본당패도의 하부에는 상기 충간절면막을 통해서 목수의 배선이 소정의 피치로 배치되어 있고, 적어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막이 제거되어 있다. 즉, 배선의 상부에 있어서, 제1 산화설리콘막이 제2 산화실리콘막에 접하도록 구성된다.
 - (2) 본 발명의 반도체 집적회로장치는, 상기 복수의 배선이 서로 명행하게 연장되는 패턴으로 배치되어 있다.
 - (3) 본 발명의 반도체 집적회로장치는, 상기 복수의 배션이 섬(島) 형태로 분리된 패턴으로 배치되어 있다.
 - (4) 본 발명의 반도체 집적회로장치는, 상기 복수의 배선이 전기적으로 플로팅 상태인 더미배선이다.
 - (5) 본 발명의 반도체 집적회로장치는, 상기 복수의 배선의 하부에 제2 총간절연막을 통해서 제2 배선이 배치되어 있다.
 - (6) 본 발명의 반도체 집적회로장치는, 제1 영역에 상기 본당패드가 형성되고, 상기 제1 영역에 있머서 상기 복수의 배선 스페이스 영역에 상기 스핀 은 글라스막이 매립되어 있다. 제2 영역에 반도체 소자가 형성되고, 상기 제2 영역에 있어서 상기 배선과 유사한 제2 배선이 형성되며, 상기 제2 배선간에 상기 스핀 은 글라스막이 매립됨과 동시에, 상기 제2 배선의 상부의 스핀 은 글라스막은 제거되어 있다.
 - (7) 본 발명의 반도체 집적회로장치는, 반도체 첩의 주면의 제1 영역에 메모리 셀 선택용 MISFET와 그 상부에 배치된 정보축적용 용량소자로 구성된 DRAM의 메모리 셀이 형성될과 동시에, 상기 정보축적용 용 량소자의 상부에 적어도 제1 산화실리콘막과, 스핀 온 글라스막과, 제2 산화실리콘막과의 적충막을 포함 하는 충간절면막이 형성되고, 상기 반도체 첩의 주면의 제2 영역의 상기 충간절면막상에 본딩패드가 형 성되며, 상기 본딩패드의 하부에는 상기 충간절연막을 통해서 복수의 배선이 소정의 피치로 배치되어 있

- 고, 적어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막이 제거되어 있다.
- (8) 본 발명의 반도체 집적회로장치는, 상기 반도체 첩의 본딩패드상에 범프전국을 통해서 리드의 일단을 본당한 테이프 캐리어 패키자이다.
- (9) 본 발명의 반도체 집적회로장치의 제조방법은, 이하의 공정을 포함하고 있다.
- (a) 반도체 칩의 주면의 제1 영역에 반도체 소자를 형성하는 공정,
- (b) 상기 반도체 소자의 상부에 1 또는 복수층의 충간절면막을 통해서 1 또는 복수층의 배선을 형성하는 공정,
- (c) 상기 1 또는 복수춍의 배선중 최상춍의 배선을 형성하는 공정에서 상기 제1 영역에 복수의 배선을 배치하고, 또 상기 반도체 칩의 주면의 제2 영역에 복수의 배선을 소정의 피치로 배치하는 공정,
- (d) 상기 복수의 배선을 포함하는 상기 최상층의 배선의 상부에 제1 산화실리콘막을 퇴적한 후, 상기 제1 산화실리콘막의 상부에 스핀 온 글라스막을 도포하는 공정,
- (e) 상기 스핀 온 글라스막을 메치백함으로써 제1 및 제2 영역에 있어서 적어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막을 제거하는 공정,
- (f) 상기 반도체 칩의 주면상에 제2 산화실리콘막을 퇴적한 후, 제2 영역에 있머서 상기 제2 산화실리콘 막의 상부에 퇴적한 도전막을 패터닝함으로써, 상기 복수의 배선의 상부에 본당패드를 형성하는 공정. 또한, 상기 복수의 배선의 상부에 있어서, 상기 제1 산화실리콘막은 상기 제2 산화실리콘막에 접한다.
- (10) 본 발명의 반도체 집적회로장치의 제조방법은, 상기 복수의 배선을 서로 평행하게 연장하는 패턴으로 배치한다.
- (11) 본 발명의 반도체 집적회로장치의 제조방법은, 상기 복수의 배선을 섬(島) 형태로 분리된 패턴으로 배치한다.
 - 배치한다. (12) 본 발명의 반도체 집적회로장치의 제조방법은, 상기 복수의 배선을 전기적으로 플로팅 상태인 더마... 배선으로 하는 것을 특징으로 한다.
 - (13) 본 발명의 반도체 집적회로장치의 제조방법은, 상기 (b) 공정에서 상기 본당패도의 하층에 1 또는 복소총의 배선을 형성한다.
- 교육 (14) 본 발명의 반도체 집적화로장치의 제조방법은, 이하의 공정을 포함하고 있다.
 - (a) 반도체 칩의 주면상에 제1 도전막을 퇴적한 후, 상기 제1 도전막을 패터닝함으로써, 상기 반도체 칩 의 주면의 제1 영역에 DRAM의 메모리 셀의 일부를 구성하는 메모리 셀 선택용 MISFET의 게이트 전국을 형성하고, 상기 반도체 칩의 주면의 제2 영역에 상기 DRAM의 주변회로를 구성하는 MISFET의 게이트 전국 을 형성하는 공정,
 - (b) 상기 메모리 셀 선택용 MISFET와 상기 주변회로의 MISFET와의 상부에 제1 절연막을 통해서 제2 도전 막을 퇴적한 후, 상기 제2 도전막을 패터닝함으로써, 상기 메모리 셀 선택용 MISFET의 소스 영역, 드레 인 영역의 한쪽에 접속되는 비트선과 상기 주변회로의 MISFET의 소스 영역, 드레인 영역의 한쪽에 접속 되는 주변회로의 제1층 배선을 형성하는 공정,
 - (c) 상기 비트선과 상기 제1층 배선과의 상부에 제2 절연막을 통해서 제3 도전막을 퇴적한 후, 상기 제3 도전막을 패터닝함으로써, 상기 메모리 셀 선택용 MISFFI의 소스 영역, 드레인 영역의 다른쪽에 접 속되는 정보축적용 용량소자의 하부전국을 형성하는 공정,
 - (d) 상기 정보축적용 용량소자의 하부전극의 상부에 제3절연막을 통해서 제4도전막을 퇴적한 후, 상기 제4도전막과 제3절연막을 패터닝함으로써, 상기 정보축적용 용량소자의 상부전극과 용량절연막을 형성 하는 공정,
 - (e) 상기 정보축적용 용량소자의 상부에 제4 절연막을 통해서 제5 도전막을 퇴적한 후, 상기 제5 도전막을 패터닝함으로써, 상기 정보축적용 용량소자의 상부전극에 접속되는 배선과 주변회로의 제2층 배선을 형성하는 공정,
 - (f) 상기 (e) 공정에서 상기 제5 도전막을 패터닝합으로써, 상기 반도체 칩의 주면의 제3 영역에 복수의 배선을 소정의 피치로 형성하는 공정,
 - (g) 상기 정보축적용 용량소자의 상부전극에 접속되는 배선과 상기 주변회로의 제2층 배선과 상기 복수 의 배선과의 상부에 상기 제1 산화실리콘막을 퇴적한 후, 상기 제1 산화실리콘막의 상부에 스핀 온 귤라 스막을 도포하는 공정,
 - (h) 상기 스핀 온 글라스막을 에치백함으로써, 적대도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막을 제거하는 공정,
 - (i) 상기 반도체 침의 주면상에 제2 산화실리콘막을 퇴적한 후, 상기 제2 산화실리콘막의 상부에 퇴적한 제6 도전막을 패터닝함으로써, 상기 복수의 배선의 상부에 본딩패드를 형성하는 공정
 - (15) 본 발명의 반도체 집적회로장치의 제조방법은, 상기 상기 제1~제4 도전막중 적대도 1층의 도전막 을 패터닝하는 공정에서 상기 본딩패드의 하층에 1 또는 복수층의 배선을 형성한다.
 - (16) 본 발명의 테이프 캐리어 패키지의 제조방법은, 미하의 공정을 포함하고 있다.
 - (a) 주면상에 제1 산화실리콘막과, 스핀 온 글라스막과, 제2 산화실리콘막과의 적충막을 포함하는 충간 절면막이 형성되고, 상기 총간절연막의 상부에 본딩패드가 형성되며, 상기 본딩패드의 하부에는 상기 총 간절면막을 통해서 복수의 배선이 소정의 피치로 배치되어 있고, 적어도 상기 복수의 배선의 상부의 상

- 기 소관 온 글라스막이 제거되어 있는 반도체 첩과, 적어도 그 일면에 리드가 형성된 철연테이푸를 준비 하는 공정,
- (b) 상기 반도체 첩의 본딩패도상에 금속 불을 와이어 본당하는 공정,
- (c) 상기 금속 불의 표면을 평탄화함으로써, 상기 본딩패드상에 범프전국을 형성하는 공정,
- (d) 상기 절면데이프에 형성된 리도의 일단부를 상기 범포전극상에 본당하는 공정.
- (17) 본 발명의 멀티 첩 모듈은, 상기 테이프 캐리어 패키지큘 프린트 배선 기판에 복수개 적층해서 실 장한 것이다.
- (18) 본 발명의 반도체 집적회로장치는, 반도체 칩의 주면상에 적대도 제1 절연막과, 평탄화막과, 제2 절연막과의 적총막을 포함하는 총간절연막이 형성되고,상기 총간절연막의 상부에 본당패드가 형성된 반 도체 집적회로장치에 있어서, 상기 본당패드의 하부에는 상기 총간절연막을 통해서 목수의 배선이 배치 되어 있고, 적어도 상기 복수의 배선의 상부에 있어서, 상기 제1 절연막과 제2 절연막이 접촉하도록 구 성되고, 상기 제1 절연막과 상기 제2 절연막과의 접착력은 상기 제1 절연막 또는 제2 절연막과 상기 평 탄화막과의 접착력보다도 크다.
- (19) 본 발명의 반도체 집적회로장치는, 상기 제1 절연막과 상기 제2 절연막이 동일한 절연재료로 구성 되어 있다.
- 이하, 본 발명의 실시형태를 도면에 의거해서 상세히 설명한다.
- 또, 실시형태를 설명하기 위해 전체 도면에 있어서 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
- 도 1은 본 실시형태의 DRAM을 형성한 반도체 칩의 전체 평면도, 도 2는 그 일부를 나타내는 확대 평면도

단결정 실리콘으로 이루어지는 주면에는, 예컨대 64Mbit(메가비트)의 용량을 가지는 마AMOI 형성되어 있다. 도 1에 나타낸 바와 같이, 이 마AM은 8개로 분할된 메모리 매트(MM)와 그을 주위에 배치된 주변회로(PC)로 구성되어 있다. 8Mbit의 용량을 가지는 메모리 매트(MM)의 각각은, 도 2에 나타낸 바와 같이, 16개의 메모리 어레이(MARY)로 분할되어 있다. 메모리 어레이(MARY)의 각각은 행렬(行列)형태로 배치된 2Kbit(킬로비트)× 256bit = 512Kbit의 메모리 셀로 구성되어 있고, 그들의 주위에는 배치된 2Kbit(킬로비트)× 256bit = 512Kbit의 메모리 셀로 구성되어 있고, 그들의 주위에는 센스램프(SA)나 워드 드라이버(WD) 등의 주변회로(PC)가 배치되어 있다. 메모리 매트(MM)를 사이에 둔반도체 철(1A)의 중앙부에는 이 반도체 철(1A)을 일봉하는 LSI 패키지의 외부 접속단자(리드)가 접속되는 복수의 본당패드(BY)가 1일로 배치되어 있다.

반도체 칩(1A)의 중앙부에는 이 반도체 칩(1A)을 밀통하는 LSI 패키지의 외부 접속단자(리드)가 접속되는 복수의 본당패드(BP)가 1열로 배치되어 있다. 도 3 및 도 4는 상기 DRAMOI 형성된 반도체 칩(1A)의 주요부를 나타내는 단면도이다. 도 3의 좌측부분은 메모리 어레이(MARY)와 그것에 인접하는 주변회로(PC)의 각 일부를 나타내고 있고, 등도의 우촉부분과도 4는 본당패드 형성영역(BP-A)을 나타내고 있다.

도 4는 본딩패드 형성명역(BP-A)을 나타내고 있다.

예컨대, p 형의 단결정 실리콘으로 이루머지는 반도체 기판(1)에는 메모리 어레미(MARY) 및 주변회로(PC)에 공통의 p형 활(2)이 형성되어 있다. p형 활(2)의 표면에는 소자분리용 필드산화막(4)이 형성되어 있고, 이 필드산화막(4)의 하부를 포함하는 p형 활(2)의 내부에는 p형 채널 스톱퍼총(5)이 형성되어 있다.

메모리 어레미(MARY)의 p형 활(2)의 액티브 영역에는 DRAM의 메모리 셀이 형성되어 있다. 메모리 셀의 각각은 n 채널형으로 구성된 1개의 메모리 셀 선택용 MISFET(Dt)와 그 상부에 형성되어 메모리 셀 선택용 MISFET(Dt)와 직결로 접속된 1개의 정보축적용 용량소자(C)로 구성되어 있다. 즉, 이 메모리 셀은 메모리 셀 선택용 MISFET(Dt)와 직결로 접속된 1개의 정보축적용 용량소자(C)로 구성되어 있다. 즉, 이 메모리 셀은 메모리 셀 선택용 MISFET(Dt)의 상부에 정보축적용 용량소자(C)를 배치하는 스택드 커패시터 구조로 구성되어 있다. 에모리 셀 선택용 MISFET(Dt)의 상부에 정보축적용 용량소자(C)를 배치하는 스택드 커패시터 구조로 구성되어 있다. 메모리 셀 선택용 MISFET(Dt)의 상부에 정보축적용 용량소자(C)를 배치하는 스택드 커패시터 구조로 구성되어 있다. 메모리 셀 선택용 MISFET(Dt)는 거이트 산화막(7), 워드선(ML)과 일체로 형성된 게이트 전극(8A), 소스 영역 및 드레인 영역(p) 등 전략(P) 등 전략(P) 등 구성되어 있다. 게이트 전극(BA)(워드선씨)은 p형 불순물(예컨대 P(인))를

메모리 셀 선택용 MISFET(Qt)는 게이트 산화막(7), 워드선(씨)과 일체로 형성된 게이트 전극(8A), 소스 영역 및 드레인 영역(n형 반도체 영역 9, 9), 소스 영역 및 드레인 영역 사이의 p형 휄(2)이 형성된 채 뇔영역(도시하지 않음)으로 구성되어 있다. 게이트 전극(8A)(워드선씨)은 n형 불순물(예컨대 P(인))을 도프한 저저항의 다결정 실리콘막과 W(텅스텐) 실리사이드(WSI,)막을 적용한 2층의 도전막 또는 저저항의 다결정: 실리콘막과 TiN(티탄 나이트라이드)막과 및(텅스텐)막을 적충한 3층의 도전막으로 구성되어 있다. 게이트 전국(BA)(워드선뗏)의 상부에는 질화실리콘막(10)이 형성되어 있고, 측벽에는 질화실리콘익 사이드 윌 스페이서(11)가 형성되어 있다. 이들 절면막(질화실리콘막10 및 사이드 윌 스페이서11)은 질화실리콘막 대신에 산화실리콘막으로 구성하는 것도 가능하다.

주변회로(PC)의 p형 웰(2)의 액티브 영역에는 n 채널형 MISFET(\mathbb{Q}_n)가 형성되어 있고, 도시하지 않은 영역에는 p 채널형 MISFET가 형성되어 있다. 즉, 주변회로(PC)는 n 채널형 MISFET(\mathbb{Q}_n)와 p 채널형 MISFET 를 조합한 CMOS(Complementary Metal Oxide Semiconductor) 회로로 구성되어 있다.

주변화로(PC)의 n 채널형 MISFET(Un)는 게이트 산화막(7), 게이트 전극(88), 소스 영역 및 드레인 영역, 소스 영역 및 드레인 영역과의 사이의 p형 활(2)이 형성된 채널영역(도시하지 않음)으로 구성되어 있다. 게이트 전극(88)(워드선顺)은 상기 메모리 셀 선택용 MISFET(Ut)의 게이트 전극(8A)(워드선顺)과 등일한 도전막으로 구성되어 있다. 게이트 전극(8B)(워드선顺)의 상부에는 질화실리콘막(10)이 형성되어 있고, 측벽에는 질화실리콘의 사이드 윌 스페이서(11)가 형성되어 있다. n 채널형 MISFET(Un)의 소스 영 역, 드레인 영역의 각각은 저불순물 농도의 n형 반도체 영역(9)과 고불순물 농도의 n'형 반도체 영역(13)으로 이루어지는 LDD(Lightly Doped Drain) 구조로 구성되어 있고, n'형 반도체 영역(13)의 표면 에는 TI(타탄) 실리사이드(TiSI,)총(16)이 형성되어 있다.

메모리 셀 선택용 MISFET(Qt) 및 n 채널형 MISFET(Qn)의 상부에는 하층에서부터 차례대로

산화실리콘막(17), BPSG(Boron doped Phospho Silicate Glass)막(18) 및 산화실리콘막(19) 형성되어 있다.

메므리 머레이(MARY)의 산화실리콘막(19)의 상부에는 TiN막과 빨락을 적흥한 2층의 도전막으로 구성된 비트선(8L)이 형성되어 있다. 비트선(8L)은 인(P) 또는 비소(As)를 도프한 다결정 실리콘의 퓰러그(20)를 때립한 접속구멍(21)을 통해서 메모리 셀 선택용 MISFET(0t)의 소스 영역, 드레인 영역의 한쪽(n형 반도체 영역9)과 전기적으로 접속되어 있다. 또한, 비트선(8L)의 일단부에는 접속구멍(23)을 통해서 주변회로(PC)의 n 채널형 MISFET(0n)의 소스 영역, 드레인 영역의 한쪽(n형 반도체 영역13)과 전기적으로 접속되어 있다. n형 반도체 영역(13)의 표면에는 저저항의 Ti 실러사이드층(16)이 형성되어 있기 때문에, 비트선(8L)의 콘택트 저항을 저감할 수 있다.

주변회로(PC)의 산화실리콘막(19)의 상부에는 제1층째의 배선(30)이 형성되어 있다. 배선(30)은 상기 비트선(BL)과 마찬가지로, TiN막과 백막을 적층한 2층의 도전막으로 구성되어 있다. 배선(30)의 일단은 접속구멍(24)을 통해서 n 채널형 MISFET(Qn)의 소스 영역, 드레인 영역의 다른쪽(n'형 반도체 영역13)과 전기적으로 접속되어 있다. 이 n'형 반도체 영역(13)의 표면에는 저저항의 Ti 실리사이드층(16)이 형성되어 있기 때문에, 배선(30)의 콘택트 저항을 저감할 수 있다.

비트선(BL) 및 제1층째의 배선(30)의 상부에는 산화실리콘막(27)이 형성되어 있고, 촉벽에는 질화실리콘막의 사이드 월 스페이서(29)가 형성되어 있다. 비트선(BL) 및 배선(30)의 더 상부에는 S06막(31) 및 산화실리콘막(32)이 형성되어 있다.메모리 머레이(MARY)의 산화실리콘막(32)의 상부에는 축적전국(하부전국)(33), 용량철연막(34) 및 플레이트 전국(상부전국)(35)으로 구성된 정보축적용 용량소자(C)가 형성되어 있다.

정보축적용 용량소자(C)의 측적전극(33)은 빠막으로 구성되어 있고, ♥(또는 다결정 실리콘)의 플러그(36)를 매립한 접속구멍(37) 및 다결정 실리콘의 플러그(20)를 매립한 접속구멍(22)을 통해서 메 모리 셀 선택용 MISFET(Ot)의 소스 영역, 드레인 영역의 다른쪽(n형 반도체 영역9)과 전기적으로 접속되 어 있다. 용량절연막(34)은 TakQ(산화탄탈)막으로 구성되어 있고, 플레이트 전극(35)은 TiN막으로 구성 디어 있다.

정보축적용 용량소자(C)의 상부에는 산화실리콘막(38), SDG막(39) 및 산화실리콘막(40)의 3총막으로 구성된 총간절연막이 형성되어 있다. 이 총간절연막의 상부에는 정보축적용 용량소자(C)의 플레이트 전국(상부전국)에 플레이트 전압(Vdd/2)을 공급하는 배선(41A) 및 주변회로(PC)의 제2총째의 배선(41B)이 형성되어 있다. 배선(41A)은 정보축적용 용량소자(C)의 플레이트 전국(35)의 상부의 총간절연막(산화실리콘막40, SDG막39 및 산화실리콘막38)에 구멍이 개방된 접속구멍(42)을 통해서 플레이트 전국(35)과전기적으로 접속되어 있다. 이 접속구멍(42)의 내부에는 №의 플러그(44)가 매립되어 있다.

패드 형성영역의 총간절연막(산화실리콘막40, SDG막39 및 산화실리콘막38)의 상부에는 실질적으로 배선 으로서의 기능을 가지지 않고, 전기적으로 플로팅 상태의 배선(더미배선)(41C~416)이 소정의 피치로 조 밀하게 배치되어 있다. 배선(41A, 41B) 및 배선(더미배선)(41C~416)은 하층에서부터 차례대로 TiN막, SI(실리콘)과 QJ(동)을 첨가한 AI(알루미늄) 합금막 및 TiN막을 적층한 3층막으로 구성되어 있다.

배선(41C~416)의 상부에는 산화실리콘막(46), SOG막(47) 및 산화실리콘막(48)의 3총막으로 구성된 총간 절연막을 통해서 본딩패드(BP) 및 제3총패의 배선(45)이 형성되어 있다. 배선(45)은 총간절연막(산화실 리콘막46, SOG막47 및 산화실리콘막48)에 구멍이 개방된 접숙구멍(26)을 통해서 제2총패의 배선(418)과 전기적으로 접속되어 있다. 이 접속구멍(26)의 내부에는 백의 플러그(43)가 매립되어 있다. 본딩패드(BP) 및 배선(45)은, 예컨대 백막, AI 합금막 및 백막을 적총한 3총막으로 구성되어 있다.

본딩패드(BP)의 상부를 제거한 반도체 칩(1A)의 표면에는 패시베이션막(49)이 형성되어 있다. 패시베이 션막(49)은, 예컨대 산화실리콘막과 질화실리콘막과의 2총막으로 구성되어 있다.

도 5는 상기 본딩패드(BP)의 평면도미다. 본딩패드(BP)는 치수가 중× 황 = 약 100㎞ 정도의 사각 평면패턴을 가지고 있고, 그 위에는 후술하는 TCP(테이프 캐리어 패키지)의 조립공정에서 리드의 일단부 가 본당된다.

본딩패드(BP)의 하부에는 상기 배선(더미배선)(41C~416)이 소정의 피치로 스트라이프(stripe) 형태로 배치되어 있다. 도 4에 나타낸 바와 같이,본딩패드(BP)와 그 하층배선(41C~416)과의 사이에는 산화실리콘막(46), \$08막(47) 및 산화실리콘막(48)의 3총막(47)으로 구성된 총간절연막이 형성되어 있지만,이 총간절연막의 중간총인 \$06막(47)은 조밀하게 배치된 배선(41C~416)의 좁은 스페이스 영역에만 형성되어 있고, 배선(41C~416)의 상부에는 형성되어 있지 않다.즉,본딩패드(BP)의 하부의 총간절연막은,그 대부분이 산화실리콘막(46)과 산화실리콘막(48)의 2총막으로 구성되어 있고, 구성된 영역은 배선(41C~416)의 좁은 스페이스 영역에만 한정되어 있다.

이와 같이, 본 실시형태의 ORAM은 평탄성이 우수한 산화실리콘막(46), SOG막(47), 산화실리콘막(48)의 3층막으로 층간절연막을 구성함으로써, 메모리 어레이(MARY)와 주변회로(PC)와의 사이의 단차를 완화함과 동시에, 본딩패드(BP)의 하부의 충간절연막은 산화실리콘막(46, 48)에 대한 접착성이 비교적 낮은 SOG막(47)의 점유면적을 저감하고, 배선(41C~416)의 상부에서 동일한 재료인 산화실리콘막(46, 48)페리가 직접 접촉하는 면적을 증가시키는 것에 의해 막의 접착성을 향상시키고 있다. 즉, 충간절연막을 적용하는 3층의 절연막(산화실리콘막(46)과 SOG막(47), 산화실리콘막(48)의 조상력은 산화실리콘막(46)과 SOG막(47) 및 산화실리콘막(48)과 SOG막(47)과의 접착력은 산화실리콘막(46, 48)끼리가 직접 접촉하는 면적이 증가하도록 배선(41C~416)을 배치하고 있다. 또, 충간절연막을 구성하는 3층의 절연막중 SOG막(47)과의 접착력인 사화실리콘막(46, 48)까리가 직접 접촉하는 면적이 증가하도록 배선(41C~416)을 배치하고 있다. 또, 충간절연막을 구성하는 3층의 절연막중 SOG막(47)과의 접착력보다도 큰 재료라면 임의의 것을 사용할 수 있다.

다음에, 본 실시형태의 DRAM의 제조방법을 도 6~도 29을 사용해서 상세히 설명한다.

우선, 도 6에 나타낸 바와 같이, 1~10c cc 정도의 비저항(比抵抗)을 가지는 p형의 반도체 기판(1)의 표면에 선택산화(LDCCS)법으로 필드산화막(4)을 형성한 호, 메모리 셀을 형성하는 영역(MARY)과 주변회로(PC)의 n 채널형 MISFT를 형성하는 영역(PC-A)의 반도체 기판(1)에 p형 불순물(봉소(8))을 미은 주입하며 p형 웰(2)을 형성하고, 계속해서 p형 웰(2)에 p형 불순물(8)을 미은 주입하며 p형 채널 스톰퍼흥(5)을 형성한다. 또, 반도체 기판(1)의 도시하지 않은 영역에 n형 웰이 형성되고, 이 n형 웰에는 주변회로(PC)의 일부를 구성하는 p 채널형 MISFET가 형성되지만, 그 제조 프로세스의 설명은 생략한다.

다음에, p형 월(2)의 필드산화막(4)으로 둘러싸인 액티브 영역의 표면에 열산화범으로 게이트 산화막(7)을 형성하고, 또 이 게이트 산화막(7)을 통해서 p형 월(2)에 MISFET의 문탁치 전압(ヤth)을 조 정하기 위한 불순물을 이은 주입한다. p형 월(2)을 형성하기 위한 미은 주입, p형 채널 스톨퍼총(5)을 형성하기 위한 미은 주입 및 MISFET의 문력치 전압(ヤth)을 조정하기 위한 미온 주입은, 동일한 포토레지 스트 마스크를 사용해서 동일한 공정에서 형성하여도 된다. 또한, 메모리 샐 선택용 MISFET(0t)의 문턱 치 전압(ヤth)을 조정하기 위한 미온 주입과 주변화로(PC)의 n 채널형 MISFET(0h)의 문턱치 전압(ヤth)을 조정하기 위한 미온 주입을 다른 공정에서 행하고, 문턱치 전압(ヤth)을 각각의 MISFET에서 독립적으로 조정하기 위한 미온 주입을 다른 공정에서 행하고, 문턱치 전압(ヤth)을 각각의 MISFET에서 독립적으로 조정하여도 된다.

다음에, 또 7에 나타낸 바와 같이, 메모리 셀 선택용 MISFET(Qt)의 게이트 전극(8A)(워드선째) 및 n 채 널형 MISFET(Qn)의 게이트 전극(8B)을 형성한다. 게이트 전극(8A)(워드선째) 및 게이트 전극(8B)은, 예 컨대 반도체 기판(1)상에 CVD법으로 n형의 다결정 실리콘막, WSi,막 및 질화실리콘막(10)을 순차 퇴적한 한 보고제 기간(1)등에 아이들으로 마당되 나물장 얼마는다. 하나를 및 돌아돌아는다(II)를 문자 되적한 후, 포토레지스트를 마스크로 한 예정으로 이들 막을 패터닝하며 동시에 형성한다. 혹은 CVD 법으로 마현다결정 실리콘막을 퇴적하고, 이어서 스퍼터링법으로 TIN막과 따라를 퇴적하며, 또 CVD법으로 질화실리콘 막(10)을 퇴적한 후, 포토레지스트를 마스크로 한 예정으로 이를 막을 패터닝하며 동시에 형성한다. TIN막은 다결정 실리콘막과 따라과의 반응을 방지하는 배리어(barrier) 금속으로서 사용된다. 게이트 전국(84)(워드선때) 및 게이트 전국(88)은, 예컨대 n형의 다결정 실리콘막상에 TIN막(또는 빠(팅스텐 나이트리(84))의 TI 실리사이드막을 적용한 3층의 도전막 등, 보다 저저항의 재료로 구성함으로써, 그 시트로(14) 프라이트(학)과 TI 실리사이드막을 적용한 3층의 도전막 등, 보다 저저항의 재료로 구성함으로써, 그 시트로(14) 프라이트(학)의 기대 실리사이드막을 적용한 3층의 도전막 등, 보다 제저항의 재료로 구성함으로써, 그 시트로(14) 프라이트(학교)의 대표로 구성함으로써, 그 시트로(14) 프라이트(14) 프라이트(14) 프라이트(14) 프라이트(14) 프라이트(14) 프라이트(14) 프라이트(15) 프라이트(15 트(sheet) 저항을 더 저감할 수 있다.

다음에, 도 8에 나타낸 바와 같이, p형 웰(2)에 n형 불순률(P)을 이온 주입하여 메모리 셸 선택용. MISFET(Qt)의 n형 반도체 영역(9)과 n 채널형 MISFET(Qn)의 n형 반도체 영역(9)을 게이트 전국(8A, 8A)에 대해서 자기 정합(self-alignment)으로 형성한다. 이때, 메모리 셸 선택용 MISFET(Qt)의 n형 반도체 영역(9)을 형성하기 위한 이온 주입과, n 채널형 MISFET(Qn)의 n형 반도체 영역(9)을 형성하기 위한 이온 주입과, n 채널형 MISFET(Qn)의 n형 반도체 영역(9)을 형성하기 위한 이온 주입을 다른 공정에서 행하고, 소스 영역, 드레인 영역의 불순률 농도를 각각의 MISFET에서 독립적으로 공정하다는 되다.

독대기를 성공이가 기도하고, 소스 영역, 드레인 영역의 불문을 중도를 기고 제품 조정하여도 된다.

다음에,도 9에 나타낸 바와 같이, 메모리 셀 선택용 MISFET(0t)의 게이트 전국(8A)(워드선때,)및 n 채. 날형 MISFET(0n)의 게이트 전국(8B)의 각 측벽에 사이드 휠 스페이서(11)를 형성한다. 사이드 휠 스페이어서(11)는 CVD법으로 퇴적한 잘화실리콘막을 이방성 메청으로 가공하여 형성한다. 이머서, 주변회로(PC)의 p형 웰(2)에 불문물(P)을 이온 주입하여 n 채널형 MISFET(0n)의 n 형 반도채 영역(13)을 사이드 휠 스페이어(11)에 대해서 자기 정학(self-alignment)으로 형성한다. 주변회로(PC)를 구성하는 n 채널형 MISFET(0n)의 소스 영역, 드레인 영역은 필요에 따라서 그들의 한쪽 또는 양쪽을 싱글 드레인 구조나 이중 확산 드레인(Double Diffused Drain) 구조 등으로 구성하는 것도 가능하다.

다음에,도 10에 나타낸 바와 같이, 메모리 셀 선택용 MISFET(0t)의 게이트 전국(8A)(워드션째) 및 n 채널형 MISFET(0h)의 게이트 전국(8B)의 상부에 CVO법으로 산화실리콘막(17)과 BPS6막(18)을 퇴적한 후, 활항적 기계연마(Chemical Mechanical Polishing; CMP)법으로 BPS6막(18)를 연마함으로써, 그 표면을 평탄화한다.

다음에,도 11에 나타낸 바와 같이, BPS6막(18)상에 CVD법으로 다결정 실리콘막(28)을 퇴적한 후, 포토 레지스트를 마스크로 하며 다결정 실리콘막(28)를 예정하고, 이어서 다결정 실리콘막(28)를 미작으로 하여 BPS6막(18), 산화실리콘막(17) 및 게이트 산화막(7)을 메청함으로써, 메모리 셀 선택용 MISFET(0t)의 소스 영역, 드레인 영역의 한쪽(여행 반도체 영역의의 상부에 접속구멍(21)를 형성하다, 다른쪽(여행 반도체 영역의의 상부에 접속구멍(22)를 형성한다.

이때, 메모리 셀 선택용 MISFET(0t)의 게이트 전국(BA)(워드션째)의 상부에 형성된 잘화실리콘막(10)과 성역의 한쪽(여행 반도체 영역의의의 상부에 접속구멍(21)를 형성하다, 다른쪽(여행 반도체 영역의의의 상부에 접속구멍(21)를 형성하다, 다른쪽(여행 반도 체 영역의의의 상부에 접속구멍(22)를 형성한다.

이때, 메모리 셀 선택용 MISFET(Qt)의 게이트 전국(8A)(워드선때)의 상부에 형성된 질화실리콘막(10)과 축력에 형성된 질화실리콘익 사이드 월 스페이서(11)는 산화실리콘계의 절연막(BPSG막18, 산화실리콘막17 및 게이트 산화막?)과는 에청속도가 다르기 때문에, 거익 에청되지 않고 남는다. 즉, 접속구멍(21, 22)을 형성하기 위한 드라이 애청에 사용되는 가스는 산화실리콘막의 에청 레이트(rate)는 높지만, 질화실리콘막의 에청 레이트는 낮다. 이것에 의해, n형 반도체 영역(9)에 접하는 영역이 상기 포토레지스트의 마스크를 형성하는데 사용한 노광광의 해상도보다도 작은 지름으로 구성되는 미세한 접속구멍(21, 22)을 사이드 월 스페이서(11)에 대해서 자기 정합(Self-alignment)으로 형성할 수 있기 때문에 에모리 센 15(1)로 현소한 스 이디 문에, 에모리 셀 사이즈를 축소할 수 있다.

다음에, 도 12에 나타낸 바와 같이, 접속구멍(21, 22)의 내부에 다결정 실리콘의 플러그(20)를 매립한다. 이 플러그(20)는 다결정 실리콘막(28)의 상부에 CVD법으로 다결정 실리콘막을 퇴적한 후, BPSG막(18)의 상부의 다결정 실리콘막을 에치백으로 제거하여 형성한다. 이때, 에청의 마스크로 사용한다결정 실리콘막(28)도 동시에 제거한다. 플러그(20)를 구성하는 다결정 실리콘막에는 n형의 불순물(P)이 도프된다. 이 불순물은 접속구멍(21, 22)을 통해서 메모리 셀 선택용 MISFET(Ot)의 n형 반도체 영역(9, 9)(소스 영역, 드레인 영역)으로 확산하기 때문에, 주변회로(PC)의 n 채널형 MISFET(On)의 n형반도체 영역(9)보다도 높은 불순물 농도의 n형 반도체 영역(9)이 형성된다.

다음에, 드 13에 나타낸 바와 같이, 8PSG막(18)의 상부에 CVD법으로 산화실리콘막(19)을 퇴적한 후, 포 토레지스트를 마스크로 한 에청으로 접속구멍(21)의 상부의 산화실리콘막(19)을 제거하며 플러그(20)를

노출시킨 후, 도 14에 나타낸 바와 같이, 포토레지스트를 마스크로 해서 주변회로(PC)의 산화실리콘막(19), BPSG막(18), 산화실리콘막(17) 및 게미트 산화막(7)을 메칭함으로써, n 채널형 MISFET(Qn)의 소스 영역, 드레인 영역의 한쪽(n'형 반도체 영역13)의 상부에 접속구멍(23)을 형성하고, 다른쪽(n[°]형 반도체 영역13)의 상부에 접속구멍(24)을 형성한다.

다음에 도 15에 나타낸 바와 같이, 접속구멍(23, 24)의 저부에 노출된 n 채널형 MISFET(Qn)의 n^{*}형 반도 체 영역(13, 13)의 표면과, 비트선(BL)이 접속되는 플러그(20)의 표면에 Ti 실리사이드총(16)을 형성한 대. Ti 실리사미드총(16)은 스퍼터링법으로 퇴적한 Ti막을 어닐해서 Si 기판(n'형 반도체 영역13) 및 다 결정 실리콘(플러그20)을 반응시킨 후, 산화실리콘막(19)상에 남겨진 미반응의 Ti막을 웨트 메청으로 제 거하며 형성한다. 이 Ti 실리사미드총(16)의 형성에 의해 n 채널형 MISFET(Qn)의 소스 영역, 드레인 영 역 및 플러그(20)와 그것들에 접속되는 배선(비트선BL, 배선30)과의 콘택트 저항을 저감할 수 있다.

다음에, 도 16에 나타낸 바와 같이, 메모리 어레이(MARY)의 산화실리콘막(19)의 상부에 비트선(BL)을 형성하고, 주변회로(PC)의 산화실리콘막(19)의 상부에 제1층째 배선(30)을 형성한다. 비트선(BL) 및 배선(30)은 산화실리콘막(19)의 상부에 스퍼터링법으로 TiN막과 Ψ막을 퇴적하고, 이어서 그 상부에 CVD법으로 질화실리콘막(27)을 퇴적한 후, 포토레지스트를 마스크로 한 에칭으로 미를 막을 패터실하여 동시에 형성한다. 비트선(BL) 및 배선(30)은, 예컨대 TiN막(또는 때막)과 Ti 실리사이드막을 적흥한 2층의 도전막 등, 보다 저저항의 재료로 구성할 수 있고, 이것에 의해 그 시트 저항을 더 저강할 수 있다.

다음에, 도 17에 나타낸 바와 같이, CVD법으로 퇴적한 질화실리콘막을 이방성 에청으로 가공하여 비트선(BL) 및 배선(30)의 각 촉벽에 사이드 월 스페이서(29)를 형성한 후, 비트선(BL) 및 배선(30)의 상부에 SDG막(31)을 스핀 도포하고, 이어서 그 상부에 CVD법으로 산화실리콘막(32)을 퇴적한다. 상기 질 화실리콘막(27)과 사이드 월 스페이서(29)는 질화실리콘막에 비해서 유전율이 작은 산화실리콘막으로 대 신하는 것도 가능하다. 이 경우는 비트선(BL)과 배선(30)의 기생용량을 저감할 수 있다.

다음에, 도 18에 나타낸 바와 같이, 포트레지스트를 마스크로 하여 산화실리콘막(32) 및 SOG막(31)을 메 청항으로써, 메모리 쇌 선택용 MISFET(Ot)의 소스 영역, 드레인 영역의 다른쪽(n형 반도체 영역9)의 상 부에 형성된 상기 점속구멍(22)의 상부에 접속구멍(37)을 형성한다.

하다. 또한 축적전국(33)은 Pt, Ir, IrG, Rh, RhG, Os, OsG, Ru, RuG, Re, ReG, Pd, Au 등의 금속막 혹은 도전성 금속산화물막 등으로 구성하는 것도 가능하다. 정보축적용 용량소자(C)의 용량치를 크게 하기 위해서는 축적전국(33)을 구성하는 W막의 막 두께를 두껍게 하여 표면적을 크게 하는 것이 유효하다. 이어서 그 상부에 CVD법으로 산화탄탈막을 퇴적하고, 이어서 그 상부에 CVD법으로 TiN막을 퇴적한 후, 포토레지스트를 마스크로 한 에청으로 이들 막을 패터닝함으로 써, W막으로 미루어지는 축적전국(33), 산화탄탈막으로 미루어지는 용량절연막(34) 및 TiN막으로 미루어지는 사용당에 모든 기계 지원 전국(35)으로 구성된 정보축적용 용량소자(C)를 형성한다. 용량절연막(34)은 BST((Ba, Sr)TiG, 등의 고유전체 재료나 PZT(PbZr,Ti.,A), PLT(PbLaTi.,A), PLZT, PbTiG, SrTiG, BaTiG, PbZrG, LiNbQ, Bi,Ti,G,, BaMoF, Y,계(SrBi,(Nb, Ta),G) 등의 강유전체 재료로 구성하는 것도 가능하다. 씨, 바막으로 UFUNIC 독고도기(지) 정보축적용 용량소사(U)를 넣어되고, PhIIG, SrIIG, Banus, 지는 플레이트 전국(35)으로 구성된 정보축적용 용량소사(U)를 넣어되고, PhIIG, SrIIG, Banus, Sr)IIG, 등의 고유전체 재료나 PZT(PbZr, Ti., AG), PLT(PbLar II., AG), PLZT, PbIIG, SrIIG, Banus, PbZrG, LiNbQ, Bi, Ti, G, BaMoF, Y, M(SrBi, (Nb, Ta), G), 등의 강유전체 재료로 구성하는 것도 가능하다. 또한 플레이트 전국(35)은 및 실리사미드/TiN, Ta, Cu, Ag, Pt, Ir, IrG, Rh, RhG, Os, OsG, Ru, RuG, Re, ReG, Pd, Au 등의 금속막 혹은 도전성 금속산화물막 등으로 구성하는 것도 가능하다. 플레이트 전국(35)은 TiN막(35A)으로 구성되기 때문에, 그 두께를 너무 두껍게 하면 TiN막에 크랙미 생 플레이트 전국(35)은 TiN막(35A)으로 구성되기 때문에, 그 두께를 너무 두껍게 하면 TiN막에 크랙미 생

플레이트 전국(35)은 TiN막(35A)으로 구성되기 때문에, 그 두께를 너무 두껍게 하면 TiN막에 크랙이 생 긴다든지 하층의 용량절연막(34)에 스트레스가 가해져 특성이 열화한다든지 하는 우려가 있다. 따라서, TiN막은 비교적 얇은 막 두께(0.2㎞ 정도)로 하는 것이 좋다.

다음에, 도 21에 나타낸 바와 같이, 정보촉적용 용량소자(C)의 상부에 CVD법으로 산화실리콘막(38)을 퇴적하고, 이어서 그 상부에 SDG막(39)을 스핀 도포하며, 또 그 상부에 CVD법으로 산화실리콘막(40)을 퇴적함으로써, 정보축적용 용량소자(C)를 형성하는 것에 의해 생긴 메모리 어래미(MARY)와 주변회로(PC)와 의 사이의 단차를 완화한다. 계속해서, 포트레지스트를 마스크로 하여 이 층간절연막(산화실리콘막40, SDG막39 및 산화실리콘막38)을 에청함으로써, 정보축적용 용량소자(C)의 플레이트 전국(35)의 상부에 접 숙구멍(42)을 형성한다.

다음에, 도 22에 나타낸 바와 같이, 접속구명(42)의 내부에 쌓의 플러그(44)를 매립한 후, 산화실리콘막(40)의 상부에 배선(41A, 41B) 및 배선(더미배선)(41C~41G)을 형성한다. 플러그(44)는 산 화실리콘막(40)의 상부에 CVD법으로 퇴적한 백막을 에치백해서 형성한다. 또한, 배선(41A~41G)은 산화실 리콘막(40)의 상부에 스퍼터림법으로 TiN막, AI 합금막 및 TiN막을 퇴적한 후, 포토레지스트를 마스크로 한 메청으로 미들 막을 패터닝하여 동시에 형성한다. 배선(41A~41G)은 TiN막과 Cu막과의 적총막 등으로 구성할 수도 있다.

다음에, 도 23, 도 24에 나타낸 바와 같이, 배선(41A~41G)의 상부에 CVD법으로 산화실리콘막(46)을 퇴적하고, 이어서 그 상부에 SOG막(47)을 스핀 도포한 후, 도 25, 도 26에 나타낸 바와 같이, 메모리 어레이(MARY), 주변회로(PC) 및 패드 형성영역(BP-A)에 있어서, 배선(41A~41G)의 상부의 산화실리콘막(46)의 표면이 노출할 때까지 SOG막(47)막을 에치백 한다. 즉, 배선(더미배선)(41C~41G)은 메모리어레이(MARY)에 있어서, 배선(41A, 41B)간 스페이스에 생긴 오목(凹)부에 SOG막(47)이 매립되는 것과 마찬가지로, 패드 형성영역에 있어서, 배선(41C~41G)간 스페이스에 생긴 오목(凹)부에 SOG막(47)이 매립

되도록 때치된다.

여기서, 배선(41C~416)의 막 두両를 350nm, 배선(41C~416)의 상부에 퇴적하는 산화실리콘막(46)의 막 두페를 평탄부에서 180nm, 배선(41C~416)의 상부에서 350nm, S06막(47)의 막 두闭를 250nm, 에치백량을 160nm로 한 경우, 배선(41C~416)을 설치하지 않으면, 폰딩패드(8P)의 하부에는 단순 견적으로 250~ 160 = 90nm의 S06막(47)이 남게 된다. 따라서, 이 상태에서 본딩패드(8P)를 형성하면 본딩패드(8P)가 강한 스트레스를 받을 때 S06막(47)과의 경계면에 박리가 생기기 쉽게 된다.

그 대책으로서, 본당패드(8P)의 하부에 배선(41C~416)을 형성한 경우, 배선(41C~416)의 상부에 90m의 506학(47)이 남아 있지 않도록 하기 위해서는 배선(41C~416)에 적당한 스페이스를 마련하고, 그 내부에 506학(47)을 매림할 필요가 있다.

산화실리콘막(46)의 막 두페를 상기와 같이 평탄부에서 180m, 배선(41C~416)의 상부에서 350m로 한경우, 도 27에 나타낸 바와 같이, 배선(41C~416)의 스페이스에는 520m의 단차가 생긴다. 이때 배선(41C~416)의 스페이스를 a, 폭을 b라 하면, 배선(41C~416)의 상부에 SOG막(47)이 남아 있지 않도 록 하기 위해서는,

 $520 \times a (250 - 160) \times (a + b)$

즉, b/a 4.78이 되도록 a, b를 규정해서 배선(41C~416)의 스페이스에 SOB막(47)을 매립하면 된다.

따라서, 예컨대 배선(41C~416)의 스페이스(a)를 1째, 폭(b)을 2째로 하면 b/a 3.7로 되어 상기 조건(b/a 4.56)을 만족하기 때문에, 배선(41C~416)의 상부에는 SOG막(47)이 남지 않는다.

또한, 배선(410~416)의 막 두페를 예컨대 510㎞로 한 경우에는, 배선(410~416)의 스페이스(a)에 생기는 단차가 780㎞로 되기 때문에, 상기와 같은 계산으로부터 b/a 7.70 되도록 a, b를 규정함으로써 배선(410~416)의 상부에 S06막(47)이 남아 있지 않도록 할 수 있다. 따라서, 예컨대 배선(410~416)의 스페이스(a)를 1㎜, 폭(b)을 4㎜로 하면 b/a 6.8로 되어 상기 조건(b/a 7.7)을 만족하기 때문에, 배선(410~416)의 상부에는 S06막(47)이 남지 않는다. 배선(410~416)의 막 두께가 변하면도, 같은 사고 배선(410~416)의 상부에는 S06막(47)이 남지 않는다. 배선(410~416)의 상부에 S06막(47)이 남자 있는다. 배선(410~416)의 상부에 S06막(47)이 남아 있지 않도록 할 수 있다.

이것에 의해, 본딩패드(BP)의 하부에 있어서, 동일한 재료인 산화실리콘막(46)과 (후에 퇴적하는)산화실 리콘막(48)이 직접 경계면에 접하는 면적비가 크게 (예컨대 패드면적의 87%) 확보되고, 총간절연막의 접 착력이 높기 되기 때문에, 본딩패드(BP)가 강한 스트레스를 받는 경우라도 SDG막(47)과의 경계면에서 박 리가 어렵게 된다.

리가 생기가 어렵게 된다.
다음에, 도 28, 도 29에 나타낸 바와 같이, 배선(41C~416)의 상부를 덮는 총간절연막의 최상총인 산화.
실리콘막(48)을 (VD법으로 퇴적한 후, 총간절연막(산화실리콘막46, S06막47, 산화실리콘막40)을 해처백
해서 배선(41B)의 상부에 접속구영(26)을 형성하고, 계속해서 이 접속구명(26)에 ♥의 플러그(43)를 때립한 후, 총간절연막(산화실리콘막48)의 상부에 배선(45) 및 본당패도(BP)를 형성한다. 플러그(43)는 산화.
실리콘막(48)의 상부에 CVD법으로 퇴적한 ♥막을 에치백해서 형성한다. 또한, 배선(45) 및 본당패도(BP)는
는 산화실리콘막(48)의 상부에 전체터링법으로 퇴적한 ♥막을 에치백해서 형성한다. 반선(45) 및 본당패도(BP)는
그로 한 에청으로 이를 막을 패터님하여 동시에 형성한다. 배선(45) 및 본당패도(BP)는 TiN막과 CV막과의 의 적총막 등으로 구성하는 것도 가능하다.
그 후, 본당패도(BP)의 상부에 산화실리콘막과 질화실리콘막과의 2층막을 CVD법으로 퇴적하며 패시베이다.
전막(49)을 형성한 후, 포토레지스트를 마스크로 한 에청으로 본당패도(BP)의 상부의 패시베이건막(49)을 제거하며 본당패도(BP)를 노출시킴으로써, 상기 도 3, 도 4에 나타낸 본 실시형태의 DRAM을 완성한다.
다음에, 상기 DRAM이 형성된 반도체 첩(1A)을 TCP(Tape Carrier Package)로 말봉하는 방법을 도 30~도 37을 사용해서 설명한다.
■ TCP를 제조하기 위해서는 으셔 도 30에 나타면 전에 모임 표 25 등 보통하는 방법을 도 30~도 37을 사용해서 설명한다.
■ TCP를 제조하기 위해서는 으셔 도 30에 나타면 전에 모임 표 25 등 보통하는 방법을 도 30~도 37을 사용해서 설명한다.

3/을 사용해서 설명한다.

ICP를 제조하기 위해서는, 우선 도 30에 나타낸 절연테이프(50)를 준비한다. 이 절연테이프(50)는 두페 50㎞ 정도의 폴리미미드 수지로 미루머지고, 그 중앙부에는 반도체 참(1A)이 배치되는 사각형의 디바이스 홀(51)이 형성되어 있다. 이 디바이스 홀(51)의 2개의 장변에 따른 영역에는 절연테이프(50)의 편면에 접착한 얇은 Cd박(宿)을 에청해서 형성한 리드(52)가 배치되어 있고, 그 인너리드부(52a)가 디바이스 홀(51)내로 연장되어 있다. 절연테이프(50)는 실제로는 길이가 수 10미터인 긴 길이의 테이프이지만, 도면에는 그 일부(TCP 3개분)만을 나타내고 있다.

한편, 반도체 쳡(1A)의 본딩패드(BP)상에는 TCP의 조립에 앞서 범포전국을 형성한다. 범포전국을 형성하기 위해서는, 우선 도 31에 나타낸 바와 같이, 230℃ 정도로 가열한 반도체 칩(1A)의 본딩패드(BP)상에 케필레리(Capillary)(55)를 사용해서 Au 불(53A)을 와이어 본딩한다. 이때, 본딩패드(BP)에는 45g 정도 의 하중이 가해진다.

다음에, 도 32에 나타낸 바와 같이, 저부가 평탄한 불(54)을 반도체 칩(1A)의 상방에서 Au 불(53A)을 밀 어 내려 그 표면을 평탄화함으로써, 범프전국(53)을 형성한다. 이때, 본당패도(PP)에 가해지는 하중은

다음에, 상기 절면데이프(50)의 편면에 형성한 리드(52)의 인너리드부(52a)를 범포전국(53)상에 위치 결 정한 후, 도 33에 나타면 바와 같이, 약 500°C로 가열한 물(54)을 인너리드부(52a)에 1초 정도 압착함으 로써, 도 34에 나타면 바와 같이, 전체 리드(52)의 인너리드부(52a)를 반드체 칩(1A)의 대용하는 본당패 드(BP)상에 동시에 일괄해서 본당한다. 미때, 본당패드(BP)에 가해지는 하줌은 80g 정도이다.

미와 같이, 본 실시형태의 TCP 제조공정에서는, 반도체 칩(1A)의 본당패도(PP)상에 범프전극(53)을 형성하고, 이어서 이 범프전극(53)상에 리도(52)의 인너리도부(52A)를 본당할 때 본당패도(PP)에 3회의 충격이 가해지지만, 상술한 바와 같이, 본당패도(PP)의 하부의 총간절연막을 구성하는

3층막(산화실리콘막45, SOG막47, 산화실리콘막48)증 산화실리콘막(46, 48)에 대한 접착성이 비교적 낮은 SOG막(47)의 점유면적을 저감하고, 동일한 재료인 산화실리콘막(46, 48)에리가 직접 접촉하는 면적을 증가시키는 것에 의해 막의 접착성을 향상시키고 있기 때문에,본딩패드(8P)의 박리를 유효하게 방지할 수있다.또한,반도체 칩(1A)의 메모리 어레이(MARY)에 있어서도 산화실리콘막(46, 48)까리가 직접 접촉하는 면적이 크고,산화실리콘막(46, 48)과 SOG막(47)이 접촉하는 면적은 작다.

반도체 칩(1A)의 본딩패드(BP)상에 범프전국(53)을 형성하는 경우는, 도 35에 나타낸 바와 같이, 특정의 본딩패드(BP)상에만 범프전국(53)을 형성하지 않고 남겨 놓는다. 범프전국(53)을 형성하지 본딩패드(BP)의 위치는 반도체 칩(1A)과 다른 반도체 칩(1B)에서 다르게 해 놓는다.

다음에, 도 36에 나타낸 바와 같이, 반도체 첩(1A)의 주면과 촉면을 본당수지(55)로 밀봉한다. 반도체 첩(1A)을 수지 밀봉하는데는 디스펜서 동을 사용해서 반도체 첩(1A)의 주면상에 신나(thinner)로 희석한 본당수지(55)를 도포한 후, 열처리를 행해 본당수지(55)를 경화시킨다. 반도체 첩(1A)은 모율도 수지로 밀봉하여도 된다.

다음에, 절연테이프(55) 및 리드(52)의 불필요한 장소를 절단, 제거한 후, 도 37에 나타낸 바와 같이, 리드(52)의 마읏터리드부(52b)를 기판 실장이 가능한 형상으로 성형함으로써 TCP를 완성한다. 마읏터리 드부(52b)는 TCP의 실장 환경에 따라서 반도체 칩(14)의 주면촉으로 구부린다든지, 미면촉으로 구부린다 든지 한다. 리드(52)의 마웃터리드부(525)에는 성형에 앞서 땜납 도금을 행해 놓는다.

도 38에 나타낸 바와 같이, TCP를 모듈기판(60)에 실장하는데는, 리드(52)의 마읏터리드부(52b)를 모듈 기판(60)의 전국(61)상에 위치 결정한 후, 마읏터리드부(52b)의 표면의 땜납 도금을 가열로내에서 리플 로우시킨다. 이때, 반도체 첩(1A)을 실장한 TCP와 다른 반도체 첩(1B)을 실장한 TCP의 각각의 마읏터리 드부(52b)의 구부림 형상을 바꾸는 것에 의해 적층 메모리 모듈을 용이하게 실현할 수 있다.

이 적층 메모리 모듈은, 상술한 바와 같이, 범프전국(53)을 형성하지 않은 본딩패드(BP)의 위치가 반도 체 첩(1A)과 다른 반도체 첩(1B)에서 다르기 때문에, 특정의 본딩패드(BP)상의 범프전국(53)의 유무에 따라서 용이하게 첩 셀렉트를 행할 수 있다. 이 경우, 예컨대 도 39에 나타낸 바와 같이, 범프전국(53) 을 형성하지 않은 본딩패드(BP)에 대응하는 리드(52)에는 인너리드부(52a)를 형성하지 않도록 하며도 된

이와 같이, 본 실시형태의 TCP에 의하면, 반도체 칩(1A)의 본딩패드(BP)상에 범표전극(53)을 형성하고, 이어서 이 범표전극(53)상에 리드(52)의 인너리드부(52a)를 본딩하는 공정에서 본딩패드(BP)에 충격이 가해진 경우에 본딩패드(BP)의 하부의 충간절연막(산화실리콘막46, SDG막47, 산화실리콘막48)의 접착성 저하를 억제하여 본딩패드(BP)의 박리를 방지할 수 있다.

지하를 억제하여 본당패드(BP)의 박리를 방지할 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 살시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상을 가 실시형태에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지 변경 가능한 것은 말한 필요도 없다.

상가 실시형태에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지 변경 가능한 것은 말한 필요도 없다.

상가 실시형태에서는, 본당패드의 하부배선(더미배선)을 소정의 피치로 스트라이프 형태로 배치하였지 만, 예컨대 도 40에 나타낸 바안 같이, 이를 배선(더미배선)(410~416)을 소정의 피치로 섬 형태로 배치 다면, 예컨대 도 41에 나타낸 바안 같이, 이를 배선(더미배선)(410~416)을 소정의 피치로 섬 형태로 배치 다면된 이라면 스트라이프 형태나 섬 형태의 패턴에 한정되지 않는다.

또한, 예컨대 도 41에 나타낸 바와 같이, 본당패드의 하부배선(더미배선)(410~416)의 더 하층에 배선(더미배선)(410~416)의 하지(下地)의 표고(標 등)가 다른 영역에 배해 높게 되기 때문에, 308막(47)을 스핀 도포한 때에 배선(더미배선)(410~416)상의 되고(標 등)가 다른 영역에 배해 높게 되기 때문에, 308막(47)을 스핀 도포한 때에 배선(더미배선)(410~416)상의 및 308막(47)을 당시간에 제거할 수 있다.

또한, 도 44는 도 41에 나타내는 더미배선(30A)의 평면 레이아웃의 일예를 나타내고, 도 45의 우축부분으로 도 44를 나타내고, 도 45의 좌촉부분은 메모리 어레이 형성영역(세상자)의 주요부 단면도를 나타낸다. 이 예에서는 308막(31)은 산화실리콘막(27)시에 메리됩니어 있고, 더미배선(30A)상에 있어서 산화실리 콘막(27)는 산화실리콘막(27)에 접하도록 형성된다. 이것에 의해, 본당패도(BP)의 말에서 존간점연막의 전착성을 항상할 수 있다. 또, 도 44에 나타낸 바와 같이, 더미배선(30A)상에 있어서 산화실리 콘막(27)은 산화실리콘막(27)의 장당보이 주의한 방향으로 연장된다. 또한, 도 46에 나타낸 바와 같이, 제흥패의 배선(30.30A)상의 출간절연막(27, 31, 32)을 3층의 총간절연막(산화실리콘막의 퇴적막으로 구성하고, 절면막(27)의 오목(메)부에 508막(31)을 배립하여 더미배선(30A) 및 배선(30)의 상부에서 산화실리콘막(27, 1)의 소독인부에 508막(31)을 매달하여 더미배선(30A) 및 배선(30)의 상부에서 산화실리콘막(27, 1)의 소독(메)부에 508막(31)을 매립하여 더미배선(30A) 및 배선(30)의 상부에서 산화실리콘막(27, 1)의 소독(메)부에 508막(31)을 매립하여 더미배선(30A)을 베트선(6L) 및 배선(30)의 상부에서 산화실리콘막(27, 1)의 소독(메)부에 508막(31)을 대답하여 더미배선(30A)을 베트선(6L) 및 배선(30)의 상부에서 산화실리콘막(27, 1)의 소독(메)부에 508막(31)을 매립하여 더미배선(30A)을 베트선(6L) 및 배선(30)의 상부에서 산화실리콘막(32, 1)에 접하도록 구성하여도 된다.

또, 도 41, 도 44~도 46은 배선(더미배선)(41C~416)의 하층배선(더미배선)(30A)을 비트선(BL) 및 배선(30)과 같은 층의 배선으로 구성한 경우에 대해서 나타내고 있지만, 예컨대 게이트 전국(8A,8B), 촉적전국(하부전국)(33) 또는 플레이트 전국(상부전국)(35) 등과 같은 층의 배선으로 구성하는 것도 가능하다. 또한, 그 때 배선(더미배선)(41C~416)의 하층에 2층 이상의 배선(더미배선)을 배치하여도 된다. 게다가, 본딩패드의 하부에 형성하는 배선은 반드시 전기적으로 플로팅 상태인 더미배선일 필요는 없고, 실제 배선의 일부를 연장한다든지 분기한다든지 하여 본딩패드의 하부에 배치하여도 된다.

상기 실시형태에서는 DRAM을 형성한 반도체 칩을 TCP로 밀봉하는 경우에 대해서 설명하였지만, 본 발명은 적어도 본당패도의 하부에 SOG막을 포함하는 총간절연막을 형성한 반도체 칩을 TCP로 밀봉하는 경우에 적용할 수 있다.

또한, 본 말명은 TCP에 한정되지 않고, 적머도 반도체 칩의 본딩패드상에 형성한 범프전극을 통해서 리드와 본딩패드를 전기적으로 접속하는 LSI 패키지에 적용할 수 있다.

게다가, 본 발명은 SOG막을 포함하는 총간절연막에 한정되지 않고, 일반적으로 다른 절연재료를 적총해

서 형성한 총간절연막상에 본딩패드를 형성하고, OI 본딩패드상에 형성한 범포진국을 통해서 본당<mark>패드와</mark> 리드를 전기적으로 접속하는 LSI 패키지에 적용할 수 있다.

#39 B#

본원에 의해 개시되는 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 아래와 같다.

본 발명에 의하면, SOG막을 포함한 총간절면막을 사용해서 상하의 배선간을 평탄화한 반도체 칩을 TCP로 밀봉하는 공정에서 생기는 본당패드의 박리를 유효하게 방지 할 수 있기 때문에, TCP 특히 「후공정 범 프방식」으로 제조되는 TCP의 신뢰성 및 제조 수울을 향상시킬수 있다.

본 발명에 의하면, 반도체 첩의 주면상에 배선을 형성하는 공정에서 동시에 본딩패드의 하층에 더미배선을 형성하기 때문에, 전공정(前工程)(웨이퍼 프로세스)의 공정수를 증가시키지 않고 상기한 효과를 얻을 수 있다.

(57) 취구의 범위

청구항 1. 반도체 첩의 주면상에 적어도 제1 산화실리콘막과, 스핀 온 글라스막과, 제2 산화실리콘막 요구요 ... 근도재 합의 구단중에 되었고 세계 단체로리면되고, 그런 먼 트립크리크의 제작 단체로리면 과의 적총막을 포함하는 총간절연막이 형성되고, 상기 총간절면막의 상부에 본딩패드가 형성된 반도체 집적회로장치에 있어서,

상기 본딩패드의 하부에는, 상기 총간절연막을 통해서 복수의 배선이 소정의 피치로 배치되어 있고, 적 어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막이 제거되어 있는 반도체 집적회로장치.

청구항 2. 제1항에 있어서.

상기 복수의 배선은, 서로 평행하게 연장되는 패턴으로 배치되어 있는 것을 특징으로 하는 반도체 집적 회로장치.

첨구항 3. 제1항에 있어서,

상기 복수의 배션은, 서로 섬(島)형태로 분리된 패턴으로 배치되어 있는 것을 특징으로 하는 반도화약집 (本學學學) 적회로장치.

청구항 4. 제1항에 있어서,

상기 복수의 배선은, 전기적으로 플로팅 상태인 대미배선인 것을 특징으로 하는 반도체 집적회로장치를 가능하는 기계 청구항 5. 제1 항에 있어서,

청구항 5. 제1 항에 있어서, 상기 복수의 배선의 하부에는, 제2 총간절연막을 통해서 제2 배선이 배치되어 있는 것을 특징으로 하는 근도세 업적외도상지. 청구항 6. 제1항 내지 제5항중 머느 한 항에 있머서,

상기 복수의 배선의 스페이스 영역에 상기 스핀 온 글라스막이 매립되어 있는 것을 특징으로 하는 반도

상기 복수의 배선의 스페이스 공국에 8기 그는 다 그 그 생부에 배치된 정보축적용 체 집적회로장치. 청구항 7. 반도체 칩의 주면의 제1 영역에 메모리 셀 선택용 MISFET와 그 상부에 배치된 정보축적용 용량소자로 구성되는 DRAM의 메모리 셀이 형성됨과 동시에, 상기 정보축적용 용량소자의 상부에 적어도 용량소자로 구성되는 DRAM의 메모리 셀이 형성된과 동시에, 상기 정보축적용 용량소자의 상부에 적어도 제1 산화실리콘막과, 스핀 온 글라스막과, 제2 산화실리콘막과의 적흥막을 포함하는 흥간절면막이 형성 되고, 상기 반도체 칩의 주면의 제2 영역의 상기 총간절면막상에 본당패드가 형성된 반도체 집적회로장 용량소자로 구 제1 산화실리 되고, 상기 번 치에 있어서, 상기 본딩패드 여도 상기 목:

상기 본딩패드의 하부에는, 상가 총간절면막을 통해서 복수의 배선이 소정의 피치로 배치되어 있고, 적 머도 상기 복수의 배선의 상부의 상기 스핀 온 글라스막이 제거되어 있는 반도체 집적회로장치.

청구항 8. 제1항 내지 제7항중 어느 한 항 기재의 반도체 칩의 본딩패드상에 범포전국을 통해서 리드의 일단을 본당한 테이프 캐리어 패키지형 반도체 집적회로장치.

『청구항 9. (a) 반도체 첩의 주면의 제1 영역에 반도체 소자를 형성하는 공정과,

(b) 상기 반도체 소자의 상부에 1 또는 복수층의 층간절면막을 통해서 1 또는 복수층의 배선을 형성하는 공정과,

(c) 상기 1 또는 복수층의 배선중 최상층의 배선을 형성하는 공정에서 상기 반도체 칩의 주면의 제2 명 역에 복수의 배선을 소정의 피치로 배치하는 공정과,

(d) 상기 복수의 배선을 포함하는 상기 최상층의 배선의 상부에 제1 산화실리콘막을 퇴적한 후, 상기 제1 산화실리콘막의 상부에 스핀 온 글라스막을 도포하는 공정과,

(e) 상기 스핀 온 글라스막을 에치백함으로써, 적어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스 막을 제거하는 공정과,

(f) 상기 반드체 첩의 주면상에 제2 산화실리콘막을 퇴적한 후, 상기 제2 산화실리콘막의 상부에 퇴적한 도전막을 패터닝함으로써, 상기 복수의 배선의 상부에 본딩패드를 형성하는 공정을 구비하는 반도체 집 적회로장치의 제조방법.

청구항 10. 제9 항에 있어서,

상기 복수의 배선을 서로 평행하게 연장하는 패턴으로 배치하는 것을 특징으로 하는 반도체 집적회로장

치의 제조방법.

청구항 11. 제9 항에 있어서,

상기 복수의 배선을 섬 형태로 분리된 패턴으로 배치하는 것을 특징으로 하는 반도체 집적회로장치의 제 조방법.

청구함 12. 제9 항에 있어서,

상기 복수의 배선을 전기적으로 플로팅 상태인 더미배선으로 하는 것을 특징으로 하는 반도체 집적회로 장치의 제조방법.

청구항 13. 제9 항에 있머서,

상기 (b) 공정에서 상기 본당패드의 하층에 I 또는 복수총의 배선을 형성하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.

청구항 14. (a) 반도체 첩의 주면상에 제1 도전막을 퇴적한 후, 상기 제1 도전막을 패터닝함으로써, 상기 반도체 첩의 주면의 제1 영역에 DRAM의 메모리 셸의 일부를 구성하는 메모리 셸 선택용 MISFET의 게미트 전국을 형성하고, 상기 반도체 첩의 주면의 제2 영역에 상기 DRAM의 주변회로를 구성하는 MISFET의 게미트 전국을 형성하는공정과,

- (b) 상기 메모리 셀 선택용 MISFET와 상기 주변회로의 MISFET와의 상부에 제1 절연막을 통해서 제2 도전 막을 퇴적한 후, 상기 제2 도전막을 패터닝함으로써, 상기 메모리 셀 선택용 MISFET의 소스 영역, 드레 민 영역의 한쪽에 접속되는 비트선과 상기 주변회로의 MISFET의 소스 영역, 드레인 영역의 한쪽에 접속 되는 주변회로의 제1층 배선을 형성하는 공정과,
- (c) 상기 비트선과 상기 제1 배선과의 상부에 제2 절연막을 통해서 제3 도전막을 퇴적한 후, 상기 제3 도전막을 패터닝함으로써, 상기 메모리 쇌 선택용 MISFET의 소스 영역, 드레인 영역의 다른쪽에 접속되는 정보축적용 용량소자의 하부전국을 형성하는 공정과,
- (d) 상기 정보축적용 용량소자의 하부전국의 상부에 제3절연막을 통해서 제4 도전막을 퇴적한 후, 상기 학교 학교 교육 제4 도전막과 상기 제3절연막을 패터닝함으로써, 상기 정보축적용 용량소자의 상부전국과 용량절연막을 학생하는 공정과,
- (e) 상기 정보축적용 용량소자의 상부에 제4 절연막을 통해서 제5 도전막을 퇴적한 후, 상기 제5 도전막을 끌 을 패터닝함으로써, 상기 정보축적용 용량소자의 상부전국에 접속되는 배선과 주변회로의 제2층 배션을 등 보고 등 형성하는 공정과,
- (f) 상기 (e) 공정에서 상기 제5 도전막을 패터닝함으로써, 상기 반도체 첩의 주면의 제3 영역에 복수의 배선을 소정의 피치로 배치하는 공정과,
- (9) 상기 정보축적용 용량소자의 상부전국에 접속되는 배선과 상기 주변회로의 제2층 배선과 상기 복수 의 배선과의 상부에 제1 산화실리콘막을 퇴적한 후, 상기 제1 산화실리콘막의 상부에 스핀 온 글라스막 을 도포하는 공정과,
 - (h) 상기 스핀 온 글라스막을 에치백함으로써, 적어도 상기 복수의 배선의 상부의 상기 스핀 온 글라스 등 다 보는 다음 악을 제거하는 공정과,
 - (i) 상기 반도체 칩의 주면상에 제2 산화실리콘막을 퇴적한 후, 상기 제2 산화실리콘막의 상부에 퇴적한 제6 도전막을 패터닝함으로써, 상기 복수의 배선의 상부에 본딩패드를 형성하는 공정을 구비하는 반도체 집적회로장치의 제조방법.

청구항 15. 제14 항에 있머서,

상기 제1 내지 제4 도전막중 적어도 1층의 도전막을 패터닝하는 공정에서 상기 본딩패드의 하층에 1 또 로는 복수층의 배선을 형성하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.

청구항 16. (a) 제1 항 내지 제7 항중 어느 한 항 기재의 반도체 칩과, 적어도 그 일면에 리드가 형성된 절면테이프를 준비하는 공정과,

- (b) 상기 반도체 칩의 본딩패드상에 금속 불을 와이어 본딩하는 공정과,
- ·學(c) 상기 금속 볼의 표면을 평탄화함으로써, 상기 본딩패드상에 범포전국을 형성하는 공정과,
 - (d) 상기 절연테이프에 형성된 리드의 일단부를 상기 범프전극상에 본당하는 공정을 구비하는 테이프 캐 리어 패키지형 반도체 집적회로장치의 제조방법.

청구항 17. 제16 항 기재의 제조방법에 의해 얻어진 테미프 캐리어 패키지형 반도체 집적회로장치를 프린트 배선기판에 복수개 적충해서 실장한 것을 특징으로 하는 멀티 칩 모듈형 반도체 집적회로장치.

청구항 18. 반도체 칩의 주면상에 적어도 제1절연막과, 평탄화막과, 제2절연막과의 적충막을 포함하는 총간절연막이 형성되고, 상기 총간절연막의 상부에 본당패드가 형성된 반도체 집적회로장치에 있어서


상기 본딩패드의 하부에는, 상기 총간절연막을 통해서 복수의 배선이 배치되어 있고, 적어도 상기 복수의 배선의 상부에서 상기 제1 절연막과 상기 제2 절연막이 접촉하도록 구성되며, 상기 제1 절연막과 제2 절연막과의 접착력은 상기 제1 절연막 또는 제2 절연막과 상기 평탄화막과의 접착력보다도 큰 반도체 집적회로장치.

청구항 19. 제 18 항에 있머서,


상기 제1 절연막과 상기 제2 절연막은, 동일한 절면재료로 구성되어 있는 것을 특징으로 하는 반도체 집 적회로장치.


£Ø

至21




522











⊊*B*5




54-16


도型8




£27









도型8




도210



<u> 5811</u>




<u> 5812</u>







£₿13




도원14




£215




도型18




£217




£218




도원18




£220








£*₽*122







££123




£ 2424












£ 2127







£ 8129




⊊*2*31







*⊑2*33




C 0134




£*2935*














£*₹38*



*⊊2*138




⊊*940*




54-49


£241




£842




£843






<u><u>E</u> <u>244</u></u>







£*248*

